绪论 单元测试
1、单选题：
EDA的含义是
选项：
A:电子设计自动化
B:电子系统设计自动化
C:计算机辅助设计
D:计算机辅助工程
答案: 【电子设计自动化】
第一章 单元测试
1、单选题：
基于硬件描述语言的数字系统设计目前最常用的设计方法是（ ）设计法。
选项：
A:自底向上
B:自顶向下
C:层次化
D:顶层设计
答案: 【自顶向下】
2、单选题：
综合是EDA设计流程的关键步骤，综合就是把抽象设计层次中的一种表示转化成另一种表示的过程。下面关于综合的描述错误的是
选项：
A:综合就是将电路的高级语言转化成低级的，可与FPGA / CPLD的基本结构相映射的网表文件；
B:为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束；
C:综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种映射关系不是唯一的。
D:综合是纯软件的转换过程，与器件硬件结构无关。
答案: 【综合是纯软件的转换过程，与器件硬件结构无关。】
3、单选题：
下列哪个流程是基于EDA软件的正确的FPGA / CPLD设计流程
选项：
A:原理图/HDL文本输入→适配→综合→功能仿真→编程下载→硬件测试
B:原理图/HDL文本输入→功能仿真→综合→适配→编程下载→硬件测试
C:原理图/HDL文本输入→功能仿真→综合→编程下载→→适配硬件测试
D:原理图/HDL文本输入→功能仿真→适配→编程下载→综合→硬件测试
答案: 【原理图/HDL文本输入→功能仿真→综合→适配→编程下载→硬件测试】
4、单选题：
IP核在EDA技术和开发中具有十分重要的地位，以HDL方式提供的IP被称为（ ）。
选项：
A:硬IP
B: 固IP
C: 软IP
D: 都不是
答案: 【 软IP】
第二章 单元测试
1、多选题：
完整的VHDL设计实体的基本结构包括库、（ ）、（ ）、（ ）四个部分
选项：
A:程序包
B:实体
C:结构体
D:进程
答案: 【程序包;实体;结构体】
2、多选题：
位类型（BIT）的取值只有两种：（ ）和（ ）。
选项：
A:‘1’
B:‘0’
C:‘Z’
D:‘-’
答案: 【‘1’;‘0’】
3、多选题：
标准逻辑位数据类型STD_LOGIC常用的数值有（ ）、（ ）、（ ）等。
选项：
A:‘1’
B:‘0’
C:‘Z’
D:‘-’
答案: 【‘1’;‘0’;‘Z’;‘-’】
4、单选题：
元件例化语句有（ ）条语句构成。该语句用于VHDL层次化设计。
选项：
A:1
B:2
C:3
D:4
答案: 【2】
5、单选题：
IF语句和CASE语句是用于描述组合电路最常用的语句。它们用于组合电路的共同特征是都用来描述：
选项：
A:完全条件
B:不完全条件
C:既可以是完全条件也可以是不完全条件
答案: 【完全条件】
第三章 单元测试
1、判断题：
完整的条件语句将产生组合电路，不完整的条件语句将产生时序电路。
选项：
A:对
B:错
答案: 【对】
2、判断题：
VHDL的PROCESS是由顺序语句组成的，但其本身却是并行语句。
选项：
A:对
B:错
答案: 【对】
3、单选题：
下面对时钟上升沿检测的VHDL描述中，错误的是
选项：
A:if clk’event and clk = ‘1’ then
B:if falling_edge(clk) then
C:if clk’ not stable and clk = ‘1’ then
D: if clk’event and clk’last value=‘1’ then
答案: 【if falling_edge(clk) then 】
4、单选题：
进程中的变量赋值语句，其变量更新是
选项：
A:立即完成
B:在进程的结束时完成
C:顺序完成
D:以上都不对
答案: 【立即完成
】
5、单选题：
在VHDL语言中，下列对进程（PROCESS）语句的语句结构及语法规则的描述中，不正确的是
选项：
A:PROCESS为一无限循环语句
B:敏感信号发生更新时启动进程，执行完成后，等待下一次进程启动
C:当前进程中声明的变量不可用于其他进程
D:进程由说明语句部分、并行语句部分和敏感信号参数表三部分组成
答案: 【进程由说明语句部分、并行语句部分和敏感信号参数表三部分组成】
第四章 单元测试
1、判断题：
JTAG标准接口是用来实现边界扫描测试的国际标准接口，实现测试只需要5个引脚：TDI、TDO、TCLK、TMS、TRST.
选项：
A:对
B:错
答案: 【对】
2、多选题：
在实验箱操作时，以下描述哪些是正确的？
选项：
A:实验箱操作时尽量不要带电拔插，以免造成器件损坏
B:在编程下载操作前必须先锁定引脚
C:实验箱主芯片的240个管脚都可以供用户使用
D:主芯片外接时钟信号的输入引脚最好选择33脚即全局时钟引脚
E:锁定引脚后要再执行一遍编译操作才能把引脚锁定信息输入目标文件
答案: 【实验箱操作时尽量不要带电拔插，以免造成器件损坏;在编程下载操作前必须先锁定引脚
;主芯片外接时钟信号的输入引脚最好选择33脚即全局时钟引脚;锁定引脚后要再执行一遍编译操作才能把引脚锁定信息输入目标文件】
3、多选题：
设计仿真文件常用的工具有
选项：
A:Zoom工具用来调整波形编辑器展示界面的大小
B:Node Fider工具用来选择工程需要展示的输入输出节点
C:最常用的信号波形工具：时钟信号和计数器信号，以及高低电平”0“、“1”
D:设定仿真时间End Time
答案: 【Zoom工具用来调整波形编辑器展示界面的大小;Node Fider工具用来选择工程需要展示的输入输出节点;最常用的信号波形工具：时钟信号和计数器信号，以及高低电平”0“、“1”
;设定仿真时间End Time】
4、单选题：
全程编译成功后要观察生成的硬件电路构成可以使用的工具是
选项：
A:RTL Viewer
B:Pin Planner
C:Node Fider
D:Frogrammer
答案: 【RTL Viewer】
5、单选题：
VHDL源程序的文件名应与 （ ） 相同，否则无法通过编译。
选项：
A:实体名
B:结构体名
C:进程名
D:程序包名
E:设计者任意命名
答案: 【实体名】
第五章 单元测试
1、判断题：
JTAG标准接口是用来实现边界扫描测试的国际标准接口，实现测试只需要5个引脚：TDI、TDO、TCLK、TMS、TRST.
选项：
A:对
B:错
答案: 【对】
2、多选题：
FPGA中的嵌入式存储器块如M9K容量是可编程的，可以实现的容量包含下面哪些？
选项：
A:8K*1bit
B:4K*2bit
C:2K*4bit
D:1K*8bit
E:0.5K*16bit
答案: 【8K*1bit;4K*2bit;2K*4bit;1K*8bit;0.5K*16bit】
3、多选题：
以下属于简单PLD器件的是
选项：
A:PROM
B:PAL
C:PLA
D:GAL
E:CPLD
答案: 【PROM;PAL;PLA;GAL】
4、单选题：
FPGA的可编程原理是基于什么结构？
选项：
A:查找表
B:可编程与或阵列
答案: 【查找表】
5、多选题：
CPLD器件中包含三种基本可编程结构：
选项：
A:可编程逻辑宏单元LMC）
B:可编程I/O单元IOB
C:可编程内部互联PIA
D:逻辑单元LE
答案: 【可编程逻辑宏单元LMC）;可编程I/O单元IOB;可编程内部互联PIA】
6、单选题：
ISP的含义是
选项：
A:在系统可编程
B:在电路重配置
C:编程
D:配置
答案: 【在系统可编程】
7、单选题：
OLMC的含义是
选项：
A:输出逻辑宏单元
B:输出输入缓冲电路
C:输出选择开关
D:查找表
答案: 【输出逻辑宏单元】
第六章 单元测试
1、判断题：
多进程状态机功能表述清晰，可读性好，但是因为有组合进程，容易产生毛刺，影响可靠性。单进程状态机可靠性较好，但是可读性差。一般可以先设计成多进程FSM，再改写成单进程FSM。
选项：
A:对
B:错
答案: 【对】
2、多选题：
常用的状态机编码方式包括
选项：
A:顺序编码
B:一位热码
C:直接输出型编码
D:格雷码
答案: 【顺序编码;一位热码;直接输出型编码】
3、多选题：
在ADC0809采样控制状态机设计中，有状态机提供的控制输出信号包括
选项：
A:启动转换信号START
B:地址锁存允许信号ALE
C:输出锁存允许信号LOCK
D:输出允许信号OE
E:转换结束信号EOC
答案: 【启动转换信号START;地址锁存允许信号ALE;输出锁存允许信号LOCK;输出允许信号OE】
4、判断题：
有限状态机描述方式特别适用于具有顺序执行特征的数字系统控制器的设计。与单片机控制相比，其工作频率可以更高。
选项：
A:对
B:错
答案: 【对】
5、判断题：
我们所说的单进程、双进程、三进程状态机中的“进程”都是只主控进程，不包含辅助进程。
选项：
A:对
B:错
答案: 【对】
第七章 单元测试
1、多选题：
关于速度优化的描述正确的有
选项：
A:速度优化就是满足更好的系统工作频率。
B:最常用的速度优化策略就是使用流水线
C:使用流水线级数越多越好
D:寄存器配平和关键路径法也是常用的速度优化策略
答案: 【速度优化就是满足更好的系统工作频率。;最常用的速度优化策略就是使用流水线;寄存器配平和关键路径法也是常用的速度优化策略】
2、多选题：
关于面积优化的描述正确的有
选项：
A:面积优化就是资源优化
B:面积优化可以降低功耗
C:最常用的面积优化方法是资源共享法
D:任何功能块都可以实现面积优化
答案: 【面积优化就是资源优化;面积优化可以降低功耗;最常用的面积优化方法是资源共享法】
3、多选题：
关于简易正弦信号发生器设计，以下描述正确的有
选项：
A:在FPGA中实现的ROM并非真正的ROM
B:在FPGA中实现的ROM是一个真正的ROM
C:地址发生器就是一个计数器，用来控制对ROM单元存储数据的读写，所以其模值等于单元个数。
D:ROM中的数据预先保存成一个数据文件，存放在顶层设计文件所在的WORK库文件夹
答案: 【在FPGA中实现的ROM并非真正的ROM;地址发生器就是一个计数器，用来控制对ROM单元存储数据的读写，所以其模值等于单元个数。;ROM中的数据预先保存成一个数据文件，存放在顶层设计文件所在的WORK库文件夹】
4、判断题：
乘法器设计中，基于硬DSP核的设计在资源和速度指标上都优于基于逻辑单元的设计。
选项：
A:对
B:错
答案: 【对】
5、判断题：
LPM就是参数化宏功能模块，可以看作是一个微型的软IP核。
选项：
A:对
B:错
答案: 【对】
6、多选题：
EDA设计电路中毛刺产生的原因包括
选项：
A:信号传输存在延时
B:不同信号传输路径延时时间不同
C:存在随机干扰信号和信号抖动
D:FPGA或CPLD器件内几乎没有分布电容或电感过滤毛刺
答案: 【信号传输存在延时;不同信号传输路径延时时间不同;存在随机干扰信号和信号抖动;FPGA或CPLD器件内几乎没有分布电容或电感过滤毛刺】
第八章 单元测试
1、判断题：
信号signal是对电路中连线的建模。信号传输是有延时的，所以在VHDL程序中，信号赋值的实现需要经过一个小的延迟，称为δ周期。
选项：
A:对
B:错
答案: 【对】
2、单选题：
在进程间传递信息需要使用
选项：
A:信号（或端口）
B:变量
C:常量
D:总线
答案: 【信号（或端口）】
3、多选题：
关于VHDL描述风格的说法正确的有
选项：
A:三种描述风格分别适用于不同应用场合
B:数据流描述适用于比较简单的电路模块设计
C:功能描述也称行为描述，最能体现HDL语言的强大建模能力，应用最广泛
D:结构化描述最典型的语句就是元件例化，是实现层次化设计顶层模块化描述的利器
答案: 【三种描述风格分别适用于不同应用场合;数据流描述适用于比较简单的电路模块设计;功能描述也称行为描述，最能体现HDL语言的强大建模能力，应用最广泛;结构化描述最典型的语句就是元件例化，是实现层次化设计顶层模块化描述的利器】
4、判断题：
仿真延时是对实际电路延时特征的建模，分为惯性延时和传输延时两种。
选项：
A:对
B:错
答案: 【对】
5、多选题：
关于子程序的下列描述正确的有
选项：
A:子程序都可以调用
B:调用子程序都可以作为VHDL程序中的完整语句出现
C:定义子程序既可以在程序包中，也可以在进程或结构体中
D:调用函数会返回一个函数值
E:子程序可重构
答案: 【定义子程序既可以在程序包中，也可以在进程或结构体中;调用函数会返回一个函数值;子程序可重构】
6、判断题：
顺序语句按照书写顺序执行，并行语句同时执行，与书写顺序无关。
选项：
A:对
B:错
答案: 【对】
7、多选题：
以下语句属于并行语句的有
选项：
A:IF语句
B:CASE语句
C:WHEN…ELSE 语句
D:WITH…SELECT语句
E:进程语句
答案: 【WHEN…ELSE 语句;WITH…SELECT语句;进程语句】
8、多选题：
以下属于顺序语句的是
选项：
A:IF语句
B:CASE语句
C:WHEN…ELSE语句
D:赋值语句
E:进程语句
答案: 【IF语句;CASE语句】
评论0