第一章 单元测试
1、单选题：
新建PCB工程时，操作步骤为（ ）。
选项：
A:菜单栏File→New→ Project→ PCB Project
B:菜单栏File→New→ PCB
C:菜单栏File→New→ Project→ FPGA Project
答案: 【菜单栏File→New→ Project→ PCB Project】
2、单选题：
新建原理图文件时，操作步骤为（ ）。
选项：
A:菜单栏File→New→ Schematic
B:菜单栏File→New→ PCB
C:菜单栏File→New→ Project→ PCB Project
答案: 【菜单栏File→New→ Schematic】
3、单选题：
新建PCB文件时，操作步骤为（ ）。
选项：
A:菜单栏File→New→ PCB
B:菜单栏File→New→ Project→ PCB Project
C:菜单栏File→New→ Schematic
答案: 【菜单栏File→New→ PCB】
4、单选题：
创建集成库时，操作步骤为（ ）。
选项：
A:菜单栏File→New→ Project→ PCB Project
B:菜单栏File→New→ Schematic
C:菜单栏File→New→ Integrated Library
答案: 【菜单栏File→New→ Integrated Library】
5、判断题：
在PCB编辑环境下，点击“菜单栏Design—–Rules”可打开PCB规则和约束编辑器。（ ）
选项：
A:错
B:对
答案: 【对】
第二章 单元测试
1、多选题：
（ ）是定义顶层和底层的丝印层。
选项：
A:Keep out layer
B:Signal layer
C:Bottom Overlay
D:Top Overlay
答案: 【Bottom Overlay;
Top Overlay】
2、多选题：
（ ）是定义顶层和底层的信号层。
选项：
A:Bottom layer
B:Top layer
C:Bottom Overlay
D:Top Overlay
答案: 【Bottom layer;
Top layer】
3、单选题：
（ ） 用于定义在电路板上能够有效放置元件和布线的区域。
选项：
A:Signal layer
B:Keep out layer
C:Top Overlay
D:Bottom Overlay
答案: 【Keep out layer】
4、单选题：
AXIAL-0.3为（ ）电阻的封装形式。
选项：
A:直插式
B:贴片式
C:不确定
答案: 【直插式】
5、单选题：
DIODE-0.4为（ ）二极管的封装形式。
选项：
A:贴片式
B:直插式
C:不确定
答案: 【直插式】
第三章 单元测试
1、多选题：
PCB布线规则中，下面说法正确的是（ ）。
选项：
A:对于模拟信号和数字信号应尽量分块布线，不宜交叉或混在一起。
B:避免直角走线 、锐角走线
C:地走线线径＞电源走线线径＞信号走线线径
答案: 【对于模拟信号和数字信号应尽量分块布线，不宜交叉或混在一起。;
避免直角走线 、锐角走线;
地走线线径＞电源走线线径＞信号走线线径】
2、单选题：
在原理图编译时出现“Duplicate Part Designator”的警告信息的原因是( ) 。
选项：
A:显示有未连接的元件管脚
B:存在重复的元件标号
C:原理图编译没有错误
D:原理图中包括元件标识符重复的元件
答案: 【存在重复的元件标号】
3、单选题：
在原理图编译时出现“Nets with no driving source”的警告信息的原因是( ) 。
选项：
A:存在重复的元件标号
B:网络中没有驱动源
C:网络中存在连接错误
D:显示有未连接的元件管脚
答案: 【网络中没有驱动源】
4、单选题：
启动DRC的方法为（ ）。
选项：
A:点击Tool选择Un-Route
B:点击Tool选择Design rule check
C:点击Project选择compile
答案: 【点击Tool选择Design rule check】
5、判断题：
DRC检查出现违背“Un-Routed Net Constraint”，意义为孔径尺寸太小。（ ）
选项：
A:对
B:错
答案: 【错】
评论0