考试说明：
1、大作业试题于 2020 年 4 月 23 日公布，2020 年 4 月 24 日至 2020 年 5 月 10 日在线上传大作业答卷（一张图片对应一张A4 纸答题纸），要求拍照清晰、上传完整；
2、考试必须独立完成，如发现抄袭、雷同均按零分计；
3、答案须用《西安电子科技大学网络与继续教育学院标准答题纸》手写完成，要求字迹工整、卷面干净。
一、 单项选择题（每题 2 分，共 30 分）
1、与(76)H 相等的数是 []。
A（76）OB（116）D
C（76）DD(1110110)B 2、（100011.1）B 的 8421BCD 是 []。
A00110101.0101B00111000.1000
C00111000.0101D100011.1000
3、或非门的输出完成 F = A , 则多余输入端 []。
4、逻辑函 F (ABC ) = A × B + AC 的最小项标准式为 []。
AF(ABC)= å(0,1,4,6)BF(ABC)= å(2,3,5,7)
CF(ABC)= å(2,6,7)DF(ABC)= å(0,1,4,6)
5、与 AB＋AC＋ B × C 相等的表达式为 []。
AACBABCAB＋ACDA+ B × C
6、函数 F=(A B ＋C)(B＋ ACD )的对偶式函数表达式是 []。
A
G=( A ＋B)· C ＋ B · A + C + D
B G=A＋ B C＋B· A + C + D
C
G=(A＋ B )·C＋B· A + C + D
D G=(A B )· C ＋(B+ A + C + D )
7、逻辑函数 A B C D 的逻辑相邻项是 []。
A、 ABC × D
B 、 A B C DC 、 A × B × C × D
D 、 ABC × D
8、已知输入 A、B 和输出 F 的波形如图所示， 其 F 与 AB 的逻辑关系为 []。
A同或B或非A
B
C异或D 无法确定
9、下列逻辑部件属于时序电路的是 []。F
A 计数器B 全加器C 译码器D 数字比较器
10、数据选择器的功能是 []。A将一路输入送至多路输出
B 将输入二进制代码转换为特定信息输出
C 从多路输入选择一路输出
D 考虑低位进位的加法
11、逻辑函数用卡诺图化简时，八个逻辑相邻项合并可消去 []。A四个变量B三个变量C二个变量D一个变量
12、JK 触发器从 1
¾® 0,则激励端 J、K 的取值为 []。
AJK=0XBJK=X0CJK=X1DJK=1X
13、移位寄存器的现态为 1101，经过右移一位后，其次态为 []。A1110 或 0110;B1011 或 1010 ;
C0110 或 1110;D1101 或 0011
14、用触发器组成 28 进制计数器，需触发器的级数是 []。A3 级B5 级C14 级D28 级
15、N 级触发器组成扭环形计数器，其进位模为 []。
A、 2 N
B 、N 2
C、ND 、 2N
二、填空题（每题 2 分，共 10 分）
16．8421BCD 码与余 3BCD 码的关系是 。
17．F=1 Å A
= 。
18. A+A 其结果为 。
19. 时序电路的输出与当前输入有关，与电路过去状态 。20．80KHZ 输入信号，要求输出频率为 60KHZ，其分频的分频系数为 。三、分析题（每题 10 分，共 30 分）
21. 触发器电路及相关波形如图 3.1 所示。
① 写出该触发器的次态方程；
② 对应给定波形画出 Q 端波形。
（设初始状态 Q=0）A
CP A
Q
22. 集成计数器 74LS90 和移位寄存器 74LS194 组成的电路如图 3.2（a）、（b）所示。① 分别作出(a)(b)图的状态迁移关系；②说明其功能
C
(b)
23. 由译码器 74LS138 和计数器 74LS161 组成电路如图 3.3 所示。
① 列出 74LS161 的状态迁移关系；
② 列出输出 F 的序列信号。
F
四、 设计题（每题 10 分，共 30 分）
24、8 选 1 数据选择器如图 7 所示，试用该器件实现逻辑函数
F(A,B,C)= å m(1,3,5,7)
(1) 确定数据选择器的地址输入 A2A1A0=?
(2) 求出数据 输入 D0、D1、D2、D3、D4、 D5、D6、D7=?
(3) 画出逻辑电路图.
A B C
图7
25、74LS161 组成起始态 0110 的十进制计数器
(1) 列出状态转换关系
(2) 确定反馈预置函数
(3) 画出逻辑图
26. 利用 JK 触发器设计同步三进制加法计数器。
①作出状态迁移表；
②确定每级触发器的激励函数
③画出逻辑图。
74LS90功能表
74LS161功能表
1 1 0 0 0 0 0 0 0 0 0 0
0 1 1 1 0 0 1 1 0 A B C D A B C D
0 1 1 1 0 0 1 1 1 1 1 计数（模16）
74LS194功能表
Cr CP S1 S0 SL SR D0 D1 D2 D3 Q0 Q1 Q2 Q3
0 0 0 0 0
1 0 0 保持
1 0 1 SR SR Q0 Q1 Q2
1 1 0 SL Q1 Q2 Q3 SL
1 1 1d0 d1 d2 d3 d0 d1 d2 d3
1 0 保持
