CPU结构如图所示，其中有一个累加寄存器AC、一个状态条件寄存器和其他四个奇存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。 (1) 标明图中四个寄存器a，b，c和d的名称。 (2) 简述指令从主存取到控制器的数据通路。 (3) 简述从主存取出两个数据到运算器计算，并将结果写入到主存的数据通路。

CPU结构如图所示，其中有一个累加寄存器AC、一个状态条件寄存器和其他四个奇存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。
(1) 标明图中四个寄存器a，b，c和d的名称。
(2) 简述指令从主存取到控制器的数据通路。
(3) 简述从主存取出两个数据到运算器计算，并将结果写入到主存的数据通路。