| 题 目: | 基于Cadence ADE的555定时器仿真设计 |
摘 要
本论文基于Cadence ADE平台设计了一款集模拟、数字于一体的CMOS集成电路555定时器，该电路运用Cadence软件强大的仿真能力，通过设置合理的相关参数，实现对电压比较器、SR锁存器、放电三极管、缓存器等子模块的仿真设计，并完成对整个电路的绘制与仿真测试。最后将测试仿真图像与预期理论图像进行比较，检验是否达到预期的效果，以及相应的功能实现。本论文设计的555定时器在实际运用中具有成本低，性能稳定可靠，只需外接几个电容电阻便可实现多谐振荡器，单稳态触发器以及施密特触发器等脉冲产生与变换电路，也广泛运用于仪器仪表、电子测量以及自动控制等方面。
关键词：Cadence ；555定时器；施密特触发器
The thesis designs a CMOS integrated circuit timer which integrates analog and digital based on Cadence ADE platform. Using the powerful simulation ability of Cadence software, the circuit realizes the simulation design of voltage comparator, SR latch, discharge transistor, buffer and other sub-modules by setting reasonable relevant parameters, and completes the drawing and simulation test of the whole circuit. Finally, the test simulation image is compared with the expected theoretical image to verify whether to achieve the desired effect, as well as the corresponding functional realization.The 555 timer designed in this thesis has the advantages of low cost, stable and reliable performance. Only a few external capacitive resistors are needed to realize pulse generation and conversion circuits such as multi-harmonic oscillator, Mono stable flip-flop and Schmidt flip-flop. It is also widely used in instruments, electronic measurement and automatic control.
Keywords: Cadence；555 timer；Schmidt Trigger
555定时器于1971年由西格尼蒂克公司推出，由于其易用性、低廉的价格和良好的可靠性，直至今日仍被广泛应用于电子电路的设计中。许多厂家都生产555芯片，包括采用双极型晶体管的传统型号和采用CMOS设计的版本。555被认为是当前年产量最高的芯片之一，仅2003年，就有约10亿枚的产量。
555定时器是一种集模拟、数字于一体的中规模集成电路，它主要由双极型和CMOS两种类型的产品。其主要是依靠内部对于逻辑电平的判断来完成定时和作为触发器的工作[]。
555集成芯片使用灵活、方便，只需在其外部配上几个简单的阻容元件，就可以方便地构成单稳态触发器、施密特触发器、多谐自激振荡器等应用型电路。由于它的多功能性，555集成芯片广泛应用于工业自动控制、定时仿声、电子乐器、数字设备、防盗报警等方面[]。
所谓集成电路，简单来说在小块硅片上制作若干晶体管、电阻、电容等，联成电路，完成一定的功能，这种电路称为集成电路。具有体积小，焊点低，耗电省，稳定性高等特点，广泛运用于计算机以及测量仪器等方面[]。
本论文中的555定时器便是属于一种数模混合的中规模集成电路。集成电路的发展大致经历了如下过程：电子管――晶体管――集成电路――超大规模集成电路。随着集成电路技术的不断发展，集成电路中晶体管的数目不断增加，器件特征尺寸不断缩小；不同类型的集成电路相互镶嵌，实现从集成电路（IC）到系统集成（IS）的过渡；微细加工技术的不断成熟和应用领域的不断扩大，将带动一系列交叉学科及其有关技术的发展。总之，集成电路的发展趋势将呈现小型化、系统化和关联性的态势。目前集成电路广泛应用于各个领域。在计算机方面，中央处理器、内存、光盘、主板等都与集成电路有关；在通信方面，通信卫星、雷达、半导体激光器、电话等也与集成电路有关；在医学方面，外科手术设备、数字体温计、血压计、核磁共振造影仪等新型医疗设备也离不开集成电路；在生活方面，与集成电路有关的产品随处可见，如电视、音响、全自动洗衣机、电磁炉、微波炉等。除计算机、通信、医学、生活等方面的应用外，集成电路正在不断开拓新的应用领域，如微机电系统，生物芯片、超导等，并且正在形成新的产业增长点。
Cadence 是一个大型的EDA软件，它几乎可以完成电子设计的方方面面，包括ASIC所设计、FPGA设计和PCB板设计。Cadence在仿真、电路图设计、自动布局布线、版图设计及验证等方面有着绝对的优势[]。
而随着工业技术的电子化、集成化和系统化的迅速发展，Cadence正逐渐取代传统的电路板设计软件。Cadence是由楷登电子研发，楷登电子即我们熟知的cadence公司，半导体设计企业巨头，楷登电子（Cadence Design Systems, Inc； NASDAQ：CDNS）是一家专门从事电子设计自动化（EDA）的软件公司，它旨在解决计算机网络，半导体，电信设备和其他电子产品设计广泛应用于ASIC设计、FPGA设计、PCB设计和混合电路设计，由于其强大的操作功能，它已成为集成电路设计行业的消费软件。在众多 EDA 设计工具中，如何确保电路系统的准确性，缩短设计时间和成本，降低设计难度，已成为集成电路设计的主要问题，Cadence软件也在 LINUX 或 UNIX 环境中工作，提供电路设计、包装设计布局不同功能的设计平台包括电路系统设计的多个阶段，包括IC电路。绘制和模拟路线图、电路布局及后续仿真、规则检查等功能单元，确保电路设计精确实现产品的系统设计，提高开发效率[]。
利用Cadence软件进行绘制555定时器的电路原理结构图，555定时器主要由两个电压比较器、简单SR锁存器、三个五千欧电阻组成的分压器、放电三极管以及缓冲器组成，要求使用Cadence软件对其所有组成部件进行绘制并对关键组成部分如：电压比较器，简单SR锁存器进行性能测试仿真，并记录其仿真图像以及相对应的功能表。最后调试完所有组成部件的参数，对于555定时器进行模拟仿真，验证555定时器的工作原理，记录仿真图像，描述其运行方式并绘制其功能表。
本论文要求使用 Cadence 软件设计一种集模拟、数字于一体的中规模定时器——555定时器。要求能用 Cadence 软件完成555定时器电路图的绘制，建立测试电路并仿真，最后对仿真波形进行解析说明。通过对555定时器电路的设计，更深入了解加法器的原理及相关知识，熟练使用Cadence软件进行电路图绘制，运用其仿真软件对其相关重要部件进行功能测试仿真，待各项子模块测试仿真，参数调整到位时，对555定时器进行电路模拟仿真测试。记录相关数据，之后再将555定时器应用在施密特触发器上，再进一步的进行测试555定时器的工作原理以及所实现的功能。对于各个元器件需要十分熟悉，详细了解掌握相关理论电路，并在555定时器的基础上进行加工，检测各个子模块的性能，构筑每个子模块的电路也是至关重要的，参数的调整需要进行多番测试。充分熟悉数字集成电路设计的基本流程。 555定时器的应用延申，通过对以555定时器为主要模块的组成的电路如：施密特触发器、单稳态触发器、多谐振荡器等，利用这些仿真图像结果来对555定时器的功能进行验证。
整理梳理仿真图像，绘制其功能表，于理论图像进行对照，是否达到预期的设计期望。对于555定时器具体功能的实现是否完全，555定时器在其他电路中的运用以及功能效果。
随着现代新兴科技的迅速崛起，人类步入信息化、数字化时代的高速发展阶段，目前与信息相关联的计算机、电子通信等技术已成为经济、科技高速发展的重要推动因素。集成电路（IC）是现代信息产业基础[]。
 555定时器作为IC中集数模混合于一体的中规模集成电路，其应用广泛，实用价值高。其逻辑功能强,使用灵活,可以方便地组成多种多样的逻辑功能电路。表示555定时器的逻辑功能,传统的方法是使用功能表。但用功能表来分析555定时器的各种应用电路,显得很繁琐,不够形象直观,其电路工作原理不易理解,不方便学习和应用。本文提出一个简化模型,可以全面地表示555定时器的逻辑功能,通过该模型来分析555定时器的应用电路,可以使复杂的问题变得简单明了,使电路的工作原理变得更形象、直观,有助于我们理解、掌握和进一步的运用[]。
Cadence集成电路设计软件是一款运用广泛，功能性强，广泛运用于集成电路（IC）及系统级设计。目前Cadence软件产品分为4 个平台分别为Incisive功能验证平台、Encounter数字IC设计平台、Virtuoso定制设计平台和Allegro系统互连设计平台。
本论文中我们使用的主要工作设计平台是Encounter数字IC设计平台，在此平台上对所需要的例如555定时器电路图进行绘制，仿真测试等等，同时进行深入探究555定时器在其他电路如施密特触发器上的功能表现，是否实现其预期的功能。
首先我们需要使用Cadence软件进入其工作台，利用其携带的库进行对于555定时器相关子模块的绘制，如SR锁存器，电压比较器等子模块的绘制。其次，子模块绘制完成之后进行相应的测试仿真，依据相关的条件进行对参数的调整，分析其是否达到相关的效果，是否实现其基本功能；最后利用Cadence软件将所有子模块进行组合整理，绘制最终的555定时器并对其进行仿真测试，根据仿真结果画出555定时的功能表，再进行后续的测试。这一系列的步骤都是基于IC设计平台上进行，所利用的也是其台积电或软件自带的库进行仿真编译。Cadence强大的工作性能，对于本论文的仿真测试起到了十分强大的功能。
1.555定时器是一种集模拟、数字于一体的中规模集成电路，其主要分为两种，双极型和CMOS。一般来说，双极型定时器的驱动能力较强，电源电压范围为5-16V，最大负载电流可达200mA，而CMOS定时器的电源电压范围为3-18V，最大负载电力在4mA以下，其具有功耗低、输入阻抗高等有点。所以广泛运用于仪表仪器、家用电器、电子测量及自动控制等方面。
2.555定时器的内部组成结构：内部电路由分压器、电压比较器和、简单SR锁存器、缓冲器G以及放电三极管组成，利用Cadence设计软件进行设计，其内部结构设计图如图2.2所示
3.555定时器的工作原理[]：通过其结构图如图2.1可知，三个的电阻串联城分压器，为电压比较器和提供参考电压。当控制电压端悬空时，电压比较器和的基准电压分别为和。是比较器的信号输入端，将之称为阈值输入端；是比较的信号输入端，将之称为触发输入端。如果控制电压段外接电压。则比较器和的基准电压就变成了和。此时比较器和的输出控制SR锁存器和放电三极管T的状态。此外，为直接复位输入端，当为低电平时，不管其他输入端的状态如何，输出端即为低电平。
4.555定时器内部结构如图2.2（a）所示，其引脚排列图如图2.2（b）所示。分压电路由三个5K的电阻构成,分别给A1和A2提供参考电平和。A1和A2的输出端控制RS触发器状态和放电管开关状态。当输入信号自6脚输入大于时,触发器复位,3脚输出为低电平,放电管T导通;当输入信号自2脚输入并低于时,触发器置位,3脚输出高电平,放电管截止。复位端是4脚,当其接入低电平时,则V0=0;正常工作时4接为高电平。是异步置零端，当其为0时，555输出低电平，平时该端开路或接。
是控制电压端（5脚），平时输出作为比较器的参考电平，当5脚外接一个输入电压，即改变了比较器的参考电平，从而实现对输出的另一种控制，在不接外加电压时，通常接一个0.01uf的电容器到地，起滤波作用，以消除外来的干扰，以确保参考电平的稳定。T为放电管，当T导通时，将给接于脚7的电容器提供低阻放电电路[]。
图 2.1 555定时器电路结构
a b
图 2.2 555定时器内部结构图(a)与555定时器引脚排列图（b）
图 2.3 Cadence 555定时器的电路结构
集成运算放大器，称为集成运算放大器。实际上，它是一种高增益多级直接耦合放大器，最初用于模拟计算机，并以它命名。随着电子技术的飞速发展，集成运算放大器不断完善，性能参数和技术指标不断提高，价格日益下降。它的应用早已超出了它的操作范围，成为一种通用的功能装置。它的应用，就像20世纪60年代和70年代的三极管在无线电电路中的应用一样，成为现代电子电路的中心特征。与晶体管一样，例如通过省略电源端子和复位端，集成运算放大器的符号也具有三个端子，即输入端、反相输入端和同相输入端[]。
 电压比较器是集成运算放大器在非线性状态下的具体应用。电压比较器是一种用于比较输入信号电压的电子电路，它可以将连续变化的模拟信号转换成只有两种状态的矩形波。当集成运算放大器工作在两个输入中电位较高的非线性区域时，其输出反映了电压比较器的特性，这是电压比较器的理论基础。
电压比较器是555定时器中的重要组成结构，要想实现555定时器的功能，首要任务就是将电压比较器优化完成，电压比较器在Cadence中逻辑结构图如图3.1所示。555定时器中有两个电压比较器，下文中用比较器和比较器进行区分。
555定时器模拟部分的核心是两个电压比较器，电压比较器的参考电压由三个5千欧电阻分压器提供，比较器是以作为参考电压，比较器是以作为参考电压。两者的输出分别控制基本RS触发器的R端和S端，以触发器的输出作为定时器的输出，并以它的反端去控制放电三极管的导通与截止。所谓的电压比较器就是一种用来鉴别和比较暑促信号电压大小的电子电路，当比较器的输入信号电压变化到参考电压附近并通过参考电压时，即比较阈值输入端与触发输入端两端电压，比较器的输出电压会发生跳变，哪端额电压高就显示哪端的电压特性[]。
从两张图中可以清晰的观察到图中的电压比较器电路结构较为简单，所采用的是两级放大结构，前级放大采用差分放大电路，利用差分电路一知共模信号的干扰，提高了共模抑制比，减少了信号中噪声的干扰，第二级放大采用共源共栅电路对失调电压进行了较好的控制。
图 3.1 Cadence 电压比较器的逻辑图
图 3.2 电压比较器仿真图
首先，锁存器是构成各种时序电路的存储单元电路，具有O和1两种稳定状态，长期存储1位二进制码，直到有外部信号作用时才有可能改变，锁存器是一种对脉冲电平敏感的存储单元电路，它们可以在特定输入脉冲电平作用下改变状态。
原理图如图3.3(a)所示，用或非门构成基本SR锁存器，是一种具有简单的双稳态存储电路，常用逻辑符号如图3.3（a）所示，Cadence中其逻辑图如图3.3（b）所示。此电路具有两个输入端，其中S端被称为置位（1）端，R端则成为复位端或者清零（0）端。则根据其逻辑图，可列出输出端Q和的逻辑表达式如下：
根据以上两式，可得到其功能表，如表3.4所示
当S=R=0时，对应表3.4的第一行，根据公式，这两个输入信号对两或非门的输出Q和不起作用，电路状态保持不变，可存储1位二进制数据。
表3.4的第二、三行分别为锁存器的置0和置1操作。在Q =0,R=0的条件下，当S端出现逻辑1电平时，端输出电压下降，一旦跨越介稳态点，电路便迅速转换为Q=1状态。若原来状态为Q=1，则S端出现的1电平不改变其状态。电路是对称的，置0操作将使锁存器置为Q=0。
当S=R=1时，则对应表3.4的第四行。根据上述两个公式，Q==0，锁存器处在既非1，又非0的不确定状态。若S和R同时回到0，则无法预先确定锁存器将回到0状态还是1状态。因此，在正常工作时，输入信号应遵守SR=0的前提条件，也就是说并不允许S=R=1的情况出现。
基本SR锁存器的保持和置1、置0功能是一个存储单元应具备的最基本的功能。
a  b
图 3.3 SR锁存器逻辑图（a）与Cadence SR锁存器逻辑图(b)
表3.4 SR锁存器的功能表：
CMOS 反相器是几乎所有数字集成电路设计的核心，它具有较大的噪声容限、极高的输入电阻、极低的静态功耗以及对噪声和干扰不敏感等优点，因此广泛应用于数字集成电路中[]。
而在555定时器中，放电三极管T构成泄放电路,T的集电极用输出端D表示。如果将D端经过一个外接电阻接至电源,即可组成一个反相器。当Q=0(=1)时,T导通,D端输出为低电平0;当Q=1(=0)时,T截止,D端输出为高电平1。可见,D端的逻辑状态与输出端OUT的状态相同。 
如图3.5（a）所示为CMOS反相器[]电路，由两只增强型MOSFET组成，其中为N沟道结构，为P沟道结构。两只MOS管的栅极连在一起作为输入端；他们的漏极连在一起作为输出端。按照图中标明的电压与电流方向，,,并设。为了电路能正常工作，要求电源电压大于两只MOS管的开启电压的绝对值之和，即：。
CMOS反相器工作原理：
首先考虑两种极限情况：当处于逻辑0时 ，相应的电压近似为0V；而当处于逻辑1时，相应的电压近似为。假设在两种情况下N沟道管 为工作管P沟道管为负载管。但是，由于电路是互补对称的，这种假设可以是任意的，相反的情况亦将导致相同的结果。
两个MOS管的开启电压，，通常为了保证正常工作，要求。若输入为低电平(如0V)，则负载管导通，输入管截止，输出电压接近。若输入为高电平(如)，则输入管导通，负载管截止，输出电压接近0V[]。
综上所述，当为低电平时为高电平；为高电平时为低电平，电路实现了非逻辑运算，是非门——反相器。
其图解分析如图3.5（b）、（c）所示。
- (b) (c)
图3.5 CMOS反相器图解分析(a)CMOS反相器
(b)输入高电平时的工作情况 (c)输入低电平时的工作情况
 
555定时器主要是由电压比较器、SR锁存器、放电三极管以及缓冲器所组成，在使用Cadence集成电路设计软件对其进行编辑仿真后得到的放则仿真测试结果如图4.1所示
从图中可以清楚的得到以下结论：
- 当 ，时，比较器C1输出低电平，比较器C2输出高电平，简单SR锁存器Q端置0，放电三极管T导通，输出端v0为低电平；
- 当 ，时，比较器C1输出高电平，比较器C2输出低电平，
简单SR锁存器置1，放电三极管截止，输出端v0为高电平。
- 当 ， 时，简单SR锁存器R=1，S=1，锁存器状态不变，电路保持原状态不变。
结合综上所述分析，可以得到555定时器功能表，如表4.1所示
图 4.1 Cadence 555定时器仿真
表4.1 555定时功能表：
| 输入 | 输出 | |||
| 阈值输入 | 触发输入 | 复位 | 输出 | 放电管T |
| × | × | 0 | 0 | 导通 |
| 1 | 1 | 截止 | ||
| 1 | 0 | 导通 | ||
| 1 | 不变 | 不变 | ||
施密特触发器是基于555定时器的一种集成电路，组成简单，只需将555定时器的阈值输入端和触发输入端相接，即构成施密特触发器，其功能的实现也是对555定时器功能仿真结果的一个验证。
施密特触发器具有两个稳定的输出状态，一个触发信号输入端、一个信号输出端，，施密特触发器在波形变换、波形的整形与抗干扰等方面具有广泛的应用。而在555定时器构成的施密特触发器讨论中，一般电路构成的输出信号与输入信号相位相反，即为反向输出的施密特触发器[]。其电路如图4.2所示，其Cadence电路图如图4.3所示。
在施密特电路中，如果从0V开始逐渐增加，当时，根据555定时器功能表可知，输出为高电平；继续增加时，若，输出维持高电平不变；再增加时，一旦，就由高电平跳变成为低电平；之后再增加，则一直是，电路输出端保持低电平不变。但若是由大于开始逐渐下降，此时只要，电路的输出状态保持不变，仍为低电平；这个时候，只有当时电路才会再次翻转，就有低电平跳为高电平。
该电路的运行仿真图像如图4.4所示，由图不难理解，施密特触发器的正、负向阈值电压分别为和，若将触发器的控制电压接，通过改变可以调节电路回差电压的大小[]。
图 4.2 555定时器构成施密特触发器框图
图 4.２ 施密特触发器电路结构图
图4.4 施密特触发器仿真图像
本论文主要运用Cadence软件完成对555定时器进行仿真测试，完成目标的基本要求测试，555定时器的主要结构较为简单，运用平台设计软件进行绘制，首先对于其组成部分的子模块如：电压比较器、SR锁存器、反相器等进行绘制，查看相关文献，对其本身的特性及功能由初步的了解，在仿真测试时结合其仿真图像，对应其功能特性，验证各子模块在555定时器中所起到的作用；然后，利用Cadence软件对各子模块进行连接整合，将其连接成为555定时器的电路结构，并进行仿真测试，结合555定时器的功能表对照，检测是否初步达到555定时器独自模拟仿真的结果；最后，根据相关书籍和文献，在555定时器的基础上进行设计施密特触发器，进一步的电路设计更好的验证555定时器的功能以及它在中规模集成电路中所起到的作用，施密特触发器验证成功也进一步的证明了555定时器功能的实现。
对于555定时器的子模块，本论文描述的不够详细，不仅仅只是那三点，555定时器的功能在中规模集成电路中广泛运用的原因，其功能性的强大离不开这些子模块。本论文对于由555定时器的组成的电路举例仿真的不够详细，除了论文中所描绘仿真的施密特触发器，还有单稳态触发器以及多谐振荡器等，由于篇幅有限就没有过多的进行仿真测试实验。本论文主要遇到的问题时555定时器的仿真上，它的一个子模块电子比较器是软件库中并没有的一个器件，需要我们自信画出其电路图，在对其进行仿真调试使其能够达到我们预期的效果。在一个环节上就卡了很久，很感谢我的导师钱坤老师，在这篇论文上，在对于比较器的原理以及如何运用软件进行绘制电路图以及调整其参数上钱老师对我帮助很大，还有论文的很多小细节，比如电路原理图的绘制格式以及篇幅排版，最终也是在老师的指导下完成了这篇论文。
在这次论文编写过程中，我发现了自己的很多不足：对于数电以及模电的专业只是掌握的不是很全面，特别是在面对这样一个课题555定时器，它是数模混合的时候，更需要坚实的基础，由于对于相关知识的不熟悉导致论文初期阶段走了不少弯路；尤其是电压比较器部分，需要在Cadence软件上进行绘制仿真，由于对软件操作的不熟练也是花费了大量的时间；最后，我应该多学习知识，论文的完结并不意味这学习的完结，要时刻保持学习的状态。
时光荏苒，白驹过隙。大学四年的时光就这样拉下帷幕，但是故事却还在继续，只有写下去才知道梦有多长。
行文至此，落笔为终，已经是论文的最后一步了，大学生涯也告一段落，始于2017金秋，终于2021的盛夏。目之所及，皆是回忆，心之所向，皆是过往，四年时间匆匆，仿佛一切都只是在昨天，四年时光便留在这洞庭湖畔，留在这充满青春活力的校园。
有师如斯，庆幸之至。感谢大学四年中所遇到的各位老师，教会我们的不仅仅只是知识，他们所分享的社会经验是大学生活中没有的课程。我要感谢我的论文指导教师钱老师，论文的顺利完成离不开老师的督促与教导，在论文遇到重大问题难题的时候，总能在老师的悉心教导帮助下逐一解决。真诚的祝愿您身体健康，工作顺利。
平生感知己，方寸岂悠悠。大学四年中，感谢室友对我的帮助和照顾，让我在大学时光中充满欢快的回忆。这就是缘分吧，一生中遇见你们何其幸哉。天下无不散之筵席，四年时光匆匆走过，我们也将各奔东西，花开花落总无穷，唯有友情在心中，祝大家前程似锦，奔赴山海，高处相见。
父母之爱子，则为之计深远。感谢我的父母对我我的无私付出和鼎力支持，谢谢他们二十余年对我的悉心教导和照顾，在面对困难时的不断鼓励，让我有了直面未来的勇气，愿你们身体健康平安喜乐，养育之恩，无以为报，只有不断努力，成为你们的骄傲。
以梦为马，不负韶华。感谢一直不轻易放弃的自己，二十余年的过往，有喜有悲，有成功的喜悦，也有失败的落寞，希望自己能够一直坚持本心，不断的成长，朝着自己所确立的目标前进。每一次的经历都是一次成长，在不经意间汇成生命的宽度。这是学校学习生涯的结束，但却是新的学习的开始。
故事的以湖理开始，也以湖理为终，而我的人生也将步入下一阶段。写尽千山，落笔是你，山水一程，三生有幸。
山水相逢，终有一别，湖南理工学院，后会有期。
评论0