浙江开放大学电工电子技术课程虚拟仿真实验报告实验七 异步十进制计数器设计

实验七 异步十进制计数器设计

1. 实验目的
2. 认识异步计数器的结构特点；
3. 了解基于JK触发器设计异步十进制计数器的方法过程。
4. 实验器材
5. VCC
6. Ground
7. 上升沿触发JK触发器
8. 2输入与门
9. 脉冲电压源
10. 四输入七段数码管
11. 八通道示波器
12. 实验原理

异步十进制加法计数器将4位二进制计数器在计数过程中跳过从1010到1111这6个状态而得到。图1为异步十进制计数器的电路。

图1 异步十进制计数器电路

如果计数器从Q₃Q₂Q₁Q₀=0000开始计数，由图可知在输入第8个计数脉冲以前FF₀、FF₁和FF₂的J和K始终为1。在此期间虽然Q₀输出的脉冲也送给了FF₃，但由于每次Q₀的上升沿到达J=Q₂Q₁=0，所以FF₃一直保持0状态不变。

当第8个计数脉冲输入时，由于J₃=K₃=0，所以Q₀的上升沿达到以后FF₃由0变为1。 同时，J₁也随Q₃‘变为0状态。第9个计数脉冲输入以后，电路状态变成Q₃Q₂Q₁Q₀=1001。第10个计数脉冲输入后，FF₀翻转成0，同时Q₀的上升沿使FF₃置0，于是电路从1001返回到0000，跳过了1010-1111这6个状态，成为十进制计数器。图2为电路的时序图。

图2 电路的时序图

1. 实验内容、要求及过程

图3电路为模十异步计数器(8421码)。

图3 模十异步计数器实验电路

实验要求：

构建图3电路。时钟clk为0~5V，周期为100ms，高电平时长50ms。

用八通道示波器观察时钟clk、各级触发器输出的Q₀、Q₁、Q₂、Q₃信号。根据观察，在图4中画出Q₀、Q₁、Q₂、Q₃的波形(与clk信号的边沿对应好，从Q₃Q₂Q₁Q₀＝0000的状态开始)，并记录数码管的显示状况。

图4 Q₀、Q₁、Q₂、Q₃的波形图

1. 实验报告
2. 根据对各级触发器输出信号的观察，画出Q₀、Q₁、Q₂、Q₂波形的图4，描述数码管的显示状况；
3. 根据对各级触发器输出信号的观察，画出图3电路的工作状态的状态转移图。

AI创作